lunes, 14 de marzo de 2011

EL MICROCONTROLADOR PIC16F876



En esta entrada voy a contaros la informacion del PIC que voy a utilizar en mi proyecto:

Características principales:
  • CPU tipo RISCC de altas prestaciones.
  • Repertorio de 35 instrucciones de una palabra.
  • Todas las instrucciones son de un único ciclo, excepto las de salto, que llevan dos.
  • Velocidad de trabajo de 20 Mhz, con un ciclo de instrucción de 200 ns.
  • Memoria de programa tipo flash de 8 K palabras.
  • Memoria de datos de 368 bytes.
  • Memoria EEPROM de datos de 256 bytes.
  • Patillaje compatible con PIC16C73B/74B/76/77.
  • Hasta 14 fuentes de interrupción.
  • Pila por hardware de 8 niveles.
  • Modos de direccionamiento directo, indirecto y relativo.
  • Reset de conexión (POR).
  • Temporización de conexión y temporización de inicio de oscilación.
  • Circuito supervisor (watchdog).
  • Código de protección programable.
  • Tecnología de alta velocidad y bajo consumo en la memoria CMOS EEPROM/FLASH.
  • Programación in-situ vía serie con dos patillas.
  • Posibilidad de programación in-situ, vía serie, mediante tensión simple de 5 voltios.
  • Acceso para lectura o escritura a la memoria de programa.
  • Gran margen de alimentación entre 2 y 5,5 voltios.
  • Corriente de salida de 25 mA.
  • Bajo consumo:
            - Menor de 2 mA a 5V y 4 Mhz.
            - 20 A a 3V y 32 Khz.
            - Menor de 1 A en reposo.

Prestaciones de periféricos:

  • Timer0: Temporizador-Contador de 8 bits, con Predivisor también de 8 bits.
  • Timer1: Temporizador-Contador de 16 bits con Predivisor, que puede trabajar con reloj externo en el modo reposo (sleep).
  • Timer2: Temporizador-Contador de 8 bits con registro de período de la misma longitud, con Predivisor y Postdivisor.
  • Dos módulos de Captura y Comparación y uno PWM (modulación por ancho de impulso:
            - La captura es de 16 bits, con resolución máxima de 12,5 ns.

            - La comparación es de 16 bits, con resolución máxima de 200 ns.

            - El bloque PWM tiene una resolución máxima de 10 bits.
  • Convertidor multicanal analógico digital de 10 bits.
  • Puerto serie síncrono (SSP), con modo Maestro (SPI) e I2C (maestro/servidor).
  • Transmisor Receptor Universal Síncrono Asíncrono (USART/SCI) con detección de 9 bits y de dirección.
  • Circuito de detección de BROWN-OUT (bajada de tensión).

domingo, 13 de marzo de 2011

Protocolo I2C


I²C es un bus de comunicaciones en serie. Su nombre viene de Inter-Integrated Circuit (Circuitos Inter-Integrados). La versión 1.0 data del año 1992 y la versión 2.1 del año 2000, su diseñador es Philips. La velocidad es de 100Kbits por segundo en el modo estándar, aunque también permite velocidades de 3.4 Mbit/s. Es un bus muy usado en la industria, principalmente para comunicar microntroladores y sus periféricos en sistemas integrados (Embedded Systems) y generalizando más para comunicar circuitos integrados entre si que normalmente residen en un mismo circuito impreso.
La principal característica de I²C es que utiliza dos líneas para transmitir la información: una para los datos y por otra la señal de reloj. También es necesaria una tercera línea, pero esta sólo es la referencia (masa). Como suelen comunicarse circuitos en una misma placa que comparten una misma masa esta tercera línea no suele ser necesaria.
Las líneas se llaman:
  • SDA: datos
  • SCL: reloj
  • GND: tierra
Las dos primeras líneas son drenador abierto, por lo que necesitan resistencias de pull-up.
Los dispositivos conectados al bus I²C tienen una dirección única para cada uno. También pueden ser maestros o esclavos. El dispositivo maestro inicia la transferencia de datos y además genera la señal de reloj, pero no es necesario que el maestro sea siempre el mismo dispositivo, esta característica se la pueden ir pasando los dispositivos que tengan esa capacidad. Esta característica hace que al bus I²C se le denomine bus multimaestro.
Las transacciones en el bus I2C tienen este formato:
| start | A7 A6 A5 A4 A3 A2 A1 | R/W | ACK | ... DATA ... | ACK | stop | idle |
  • El bus esta libre cuando SDA y SCL están en estado lógico alto.
  • En estado bus libre, cualquier dispositivo puede ocupar el bus I²C como maestro.
  • El maestro comienza la comunicación enviando un patrón llamado "start condition". Esto alerta a los dispositivos esclavos, poniéndolos a la espera de una transacción.
  • El maestro se dirige al dispositivo con el que quiere hablar, enviando un byte que contiene los siete bits (A7-A1) que componen la dirección del dispositivo esclavo con el que se quiere comunicar, y el octavo bit (A0) de menor peso se corresponde con la operación deseada (L/E), lectura=1 (recibir del esclavo) y escritura=0 (enviar al esclavo).
  • La dirección enviada es comparada por cada esclavo del bus con su propia dirección, si ambas coinciden, el esclavo se considera direccionado como esclavo-transmisor o esclavo-receptor dependiendo del bit R/W.
  • El esclavo responde enviando un bit de ACK que le indica al dispositivo maestro que el esclavo reconoce la solicitud y está en condiciones de comunicarse.
  • Seguidamente comienza el intercambio de información entre los dispositivos.
  • El maestro envía la dirección del registro interno del dispositivo que se desea leer o escribir.
  • El esclavo responde con otro bit de ACK
  • Ahora el maestro puede empezar a leer o escribir bytes de datos. Todos los bytes de datos deben constar de 8 bits, el número máximo de bytes que pueden ser enviados en una transmisión no está restringido, siendo el esclavo quien fija esta cantidad de acuerdo a sus características.
  • Cada byte leido/escrito por el maestro debe ser obligatoriamente reconocido por un bit de ACK por el dispositivo maestro/esclavo.
  • Se repiten los 2 pasos anteriores hasta finalizar la comunicación entre maestro y esclavo.
  • Aun cuando el maestro siempre controla el estado de la línea del reloj, un esclavo de baja velocidad o que deba detener la transferencia de datos mientras efectúa otra función, puede forzar la línea SCL a nivel bajo. Esto hace que el maestro entre en un estado de espera, durante el cual, no transmite información esperando a que el esclavo esté listo para continuar la transferencia en el punto donde había sido detenida.
  • Cuando la comunicación finaliza, el maestro transmite una "stop condition" para dejar libre el bus.
  • Después de la "stop condition", es obligatorio para el bus estar idle durante unos microsegundos.

sábado, 12 de marzo de 2011

Proyecto fin de curso


Bueno, voy a presentaros lo que va a ser mi proyecto de fin de curso.
Consiste en un robot que tiene que salir de un laberinto conocido, pero que no se sabe cual es la entrada y cual es la salida. El laberinto es el del concurso MadridBot 2011.

Lo que me exigen es que utilice 2 PIC y estos se comuniquen por el protocolo I2C.

Los Pics que voy a utilizar son los 16F876 ya que tienen un modulo I2C, conversor A/D, PWM (Que en principio no voy a usar) y 3 puertos de E/S.

Uno de los PIC se va ha encargar del control de los motores y por I2C el otro PIC le indicará que tiene que hacer (Adelante, atrás, izquierda o derecha). De esta manera con una cabecera se puede utilizar además de para mi proyecto, para cualquier otro que necesite movimiento. Como motores utilizaré dos servos que ya tienen la reductora hecha y pueden mover hasta 6 Kg.

El otro PIC va a controlar 4 o 5 sensores de distancia por infrarrojos. Los sensores convierten la distancia en tensión que es leída por el conversor A/D del PIC y transforma a través de una función la tensión en la distancia detectada, sobre esa información actúa indicando al otro PIC que deben hacer los motores.


Pronto iré subiendo mas información del proyecto y las fotos de construcción.